Slides and support on CAIRN Private Share (when available / restricted access)
L’objectif du séminaire au vert de l’équipe CAIRN est de faire un point régulier sur les activités de recherche récentes (exposés) et de discuter de prospective scientifique dans un cadre agréable.
Dates : 15 (soir) au 17 (soir)
Lieu : Château du Val (Le Val – 22400 Planguenoual)
http://www.chateau-du-val.com/
https://maps.google.fr/maps?q=48.545705,-2.597669
=============================================
AGENDA
=============================================
Dimanche 15 décembre 2013
Bus depuis Lannion
– départ du bus à 16h15 de l’ENSSAT Lannion (parking St Anne/Vivero)
Voitures depuis Rennes
– départ à 17h de l’IRISA Rennes
19h : pot d’accueil
20h : diner
Lundi 16 décembre 2013
9h00 – 9h30 : Accueil et présentation de l’équipe Cairn (bilan 2013), Olivier Sentieys
9h30 – 10h30 : Erven Rohou (ALF), Introduction to Virtual Machines, JIT Compilers and Interpreters
Pause
11h00 – 11h30 : Mythri Alle, Runtime Dependency Analysis for Loop Pipelining in High-Level Synthesis (DAC 2013)
11h30 – 12h00 : Christophe Huriaux, FlexTiles: runtime mapping of hardware accelerators on 3D self-adaptive heterogeneous manycore
12h00 – 12h30 : Speed show “PhD 1A” 3mn
Florent Berthier, an Ultra Low Power Asynchronous Core for Sensor Networks
Xuan-Chien Le, SmartSense: Indirect Monitoring in Self-Powered Wireless Sensor Networks for Smart Grid and Building Automation
Van-Thiep Nguyen, Energy-efficient MAC protocols for cooperative strategies in Wireless Sensor Networks
Rengarajan Ragavan, Ultra-Low Power Reconfigurable Architectures for Computing and Control in Wireless Sensor Networks
Gaël Deest, Computing with Errors: Error-Tolerant Machine Code Generation for Unreliable Embedded Hardware
Mai-Than RadioFlex: Hardware Synthesis of Reconfigurable Radios from High-Level Specifications
Repas
14h-17h : quartier libre
17h00 – 17h30 : Nicolas Veyrat-Charvillon, Que devient une attaque par canaux auxiliaire quand on a un ordinateur en plus de son oscilloscope ?
17h30 – 18h00 : Speed show “Poster” (3mn)
Ali, Fine-Grain Parallelism Extraction under Accuracy Constraints
Nhan, Multi-Source Power Manager for Super-Capacitor based Energy Harvesting Wireless Sensor Networks
Ganda, A Methodology for Rapid Prototyping of FPGA SDR
Quang-Hoa, FPGA Online Task Placement Methods & Resource Modeling
Amine, EnvAdapt: An Energy-Aware Simulation Framework for Power-ScalableTransceivers forWireless SensorNetworks
Zhongwei, development of a geolocation algorithm for the sensor Zyggie to estimate body postures
Viet-Hoa, Energy-efficient cooperative techniques for Wireless Body Area Sensor Networks
Christophe H., Embedded Reconfigurable Hardware Accelerators with Efficient Dynamic Reconfiguration Management
Pramod, Design and Implementation of DSP algorithms for 100Gbps Optical OFDM Systems
Nicolas Estibals, Algorithmes et arithmétique pour l’implémentation de couplages cryptographiques
18h00 – 19h30 : Session poster
Posters présentés en speed show avec en plus les posters suivants
Zongwei+Viet-Hoa, BoWI: Body World Interaction
Gael, Analytical Accuracy Analysis of Fixed-Point Multidimensional Systems
Mythri, Transformation to expose parallelism in actors using polyhedral techniques
20h : diner
Mardi 16 décembre 2013
9h00 – 9h45 : Manav Bhatnagar, Low Complexity Decoding in Decode-and-Forward Cooperative Systems
9h45 – 10h15 : Olivier Berder and Baptiste Vrigneau, Distributed MIMO Precoding and Cooperation for Wireless Sensor Networks
Pause
10h45 – 11h30 : Olivier Sentieys, Stochastic Computing
11h30 – 12h00 : Daniel Chillet, Thermal estimation and management in FPGAs
12h00 – 12h30 : Speed Show “Ingénieurs” (5mn)
Philippe Q, plan vert des universités : qu’est ce que c’est? En quoi cela nous concerne-t-il ? et quel est son impact sur la recherche, … etc ?
Arnaud C, problématique de la parallélisation de code HLS/FPGA pour le traitement du signal hyper-parallèle (Fe>nFclk)
Raphael, ANR Faon – high speed demodulation for frequency based optical access network
Vaibhav, Software Defined Radio
Philippe Q., plateforme de conception d’Asic de l’équipe : quelles techno, quels outils, …?
Thomas, projet ANR ARDyT – détection de faute pour des blocs arithmétiques dédiés
Repas
14h00 – 14h30 : Speed show “Démo” 3mn :
Mickael, Plateforme Ziggie
Robin, PowWow V2 a new hardware platform
Nicolas Simon, ID.Fix et la conversion en virgule fixe en 180 secondes
Vincent, implémentation d’un contrôleur de routeur optique en Labview FPGA
Antoine, XSense and Nao: two adult toys…
14h30 – 15h30 : Réunion entre permanents
14h30 – 16h30 : Session démo + suite poster
Démos : Ali (ALMA), Mickael (Ziggie/BoWI), Robin (PowWow), Nicolas S. (ID.Fix), Vincent, Antoine (Xsense+Nao)
Posters : posters du lundi + (Hai présenté par Daniel)
17h : départ vers Lannion/Rennes
