Publications

Below are the recent publications from members of the PACAP team, extracted from the HAL archive (you may want to browse HAL directly).

Note: PACAP is a followup of ALF. Earlier publications can be found on the ALF page.

Publications HAL du labo/EPI pacap

2019

Journal articles

titre
The ANTAREX domain specific language for high performance computing
auteur
Cristina Silvano, Giovanni Agosta, Andrea Bartolini, Andrea Beccari, Luca Benini, Loïc Besnard, João Bispo, Radim Cmar, João Cardoso, Carlo Cavazzoni, Daniele Cesarini, Stefano Cherubin, Federico Ficarelli, Davide Gadioli, Martin Golasowski, Antonio Libri, Jan Martinovič, Gianluca Palermo, Pedro Pinto, Erven Rohou, Kateřina Slaninová, Emanuele Vitali
article
Microprocessors and Microsystems: Embedded Hardware Design (MICPRO), Elsevier, 2019, 68, pp.58-73. ⟨10.1016/j.micpro.2019.05.005⟩
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-02189586/file/MICPRO-ANTAREX-2019.pdf BibTex
titre
Towards Automatic Binary Runtime Loop De-Parallelization using On-Stack Replacement
auteur
Marwa Yusuf, Ahmed El-Mahdy, Erven Rohou
article
Information Processing Letters, Elsevier, 2019, 145, pp.53-57. ⟨10.1016/j.ipl.2019.01.009⟩
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-02002812/file/IPL-Yusuf.pdf BibTex
titre
Runtime On-Stack Parallelization of Dependence-Free For-Loops in Binary Programs
auteur
Marwa Yusuf, Ahmed El-Mahdy, Erven Rohou
article
IEEE Letters of the Computer Society, IEEE, 2019, 2 (1), pp.1-4. ⟨10.1109/LOCS.2019.2896559⟩
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-02061340/file/LOCS_binary_parallelization.pdf BibTex
titre
Cache-conscious Off-Line Real-Time Scheduling for Multi-Core Platforms: Algorithms and Implementation
auteur
Viet Anh Nguyen, Damien Hardy, Isabelle Puaut
article
Real-Time Systems, Springer Verlag, In press, pp.1-37. ⟨10.4230/LIPIcs.ECRTS.2017.14⟩
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-02044110/file/paper.pdf BibTex

Conference papers

titre
Impact of DM-LRU on WCET: A Static Analysis Approach
auteur
Renato Mancuso, Heechul Yun, Isabelle Puaut
article
ECRTS 2019 – 31st Euromicro Conference on Real-Time Systems, Jul 2019, Stuttgart, Germany. pp.1-25, ⟨10.4230/LIPIcs.ECRTS.2019.17⟩
Accès au texte intégral et bibtex
https://hal.archives-ouvertes.fr/hal-02190255/file/LIPIcs-ECRTS-2019-17.pdf BibTex
titre
Hiding Communication Delays in Contention-Free Execution for SPM-Based Multi-Core Architectures
auteur
Benjamin Rouxel, Stefanos Skalistis, Steven Derrien, Isabelle Puaut
article
ECRTS 2019 – 31st Euromicro Conference on Real-Time Systems, Jul 2019, Stuttgart, Germany. pp.1-24, ⟨10.4230/LIPIcs.ECRTS.2019.25⟩
Accès au texte intégral et bibtex
https://hal.archives-ouvertes.fr/hal-02190271/file/LIPIcs-ECRTS-2019-25.pdf BibTex
titre
A Time-predictable Branch Predictor
auteur
Martin Schoeberl, Benjamin Rouxel, Isabelle Puaut
article
SAC 2019 – 34th ACM/SIGAPP Symposium on Applied Computing, Apr 2019, Limassol, Cyprus. pp.1-10, ⟨10.1145/3297280.3297337⟩
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01976187/file/branchpred.pdf BibTex
titre
Aggressive Memory Speculation in HW/SW Co-Designed Machines
auteur
Simon Rokicki, Erven Rohou, Steven Derrien
article
DATE 2019 – 22nd IEEE/ACM Design, Automation and Test in Europe, Mar 2019, Florence, Italy. pp.332-335, ⟨10.23919/DATE.2019.8715010⟩
Accès au texte intégral et bibtex
https://hal.archives-ouvertes.fr/hal-01941876/file/rokicki_DATE_19_short.pdf BibTex
titre
Adaptive Optimization and Enforcement of Extra-Functional Properties in High Performance Computing: The ANTAREX Project
auteur
Cristina Silvano, Giovanni Agosta, Andrea Bartolini, Andrea Beccari, Luca Benini, Loïc Besnard, João Bispo, Radim Cmar, João Cardoso, Carlo Cavazzoni, Daniele Cesarini, Stefano Cherubin, Federico Ficarelli, Davide Gadioli, Martin Golasowski, Imane Lasri, Antonio Libri, Jan Martinovič, Gianluca Palermo, Pedro Pinto, Erven Rohou, Nico Sanna, Kateřina Slaninová, Emanuele Vitali
article
PDP 2019 – 27th Euromicro International Conference on Parallel, Distributed and Network-Based Processing, Feb 2019, Pavia, Italy. pp.116-123, ⟨10.1109/EMPDP.2019.8671584⟩
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-02197811/file/preprint_PDP_2019.pdf BibTex

Poster communications

titre
Hybrid-DBT: Hardware Accelerated Dynamic Binary Translation
auteur
Simon Rokicki, Erven Rohou, Steven Derrien
article
RISC-V 2019 – Workshop Zurich, Jun 2019, Zurich, Switzerland. pp.1
Accès au texte intégral et bibtex
https://hal.archives-ouvertes.fr/hal-02155019/file/Rokicki-Simon-CAIRN-45922.pdf BibTex

2018

Journal articles

titre
Runtime, Speculative On-Stack Parallelization of For-Loops in Binary Programs
auteur
Marwa Yusuf, Ahmed El-Mahdy, Erven Rohou
article
IEEE Letters of the Computer Society, IEEE, 2018, pp.1-4. ⟨10.1109/LOCS.2018.2872454⟩
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01890719/file/binary_speculation_locs__Revision__final.pdf BibTex
titre
DITVA: Dynamic Inter-Thread Vectorization Architecture
auteur
Sajith Kalathingal, Sylvain Collange, Bharath Swamy, André Seznec
article
Journal of Parallel and Distributed Computing, Elsevier, 2018, pp.1-32. ⟨10.1016/j.jpdc.2017.11.006⟩
Accès au texte intégral et bibtex
https://hal.archives-ouvertes.fr/hal-01655904/file/Kalathingal_DITVA_JPDC18.pdf BibTex
titre
Hybrid-DBT: Hardware/Software Dynamic Binary Translation Targeting VLIW
auteur
Simon Rokicki, Erven Rohou, Steven Derrien
article
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, IEEE, 2018, pp.1-14. ⟨10.1109/TCAD.2018.2864288⟩
Accès au texte intégral et bibtex
https://hal.archives-ouvertes.fr/hal-01856163/file/rokicki_TCAD.pdf BibTex
titre
An Alternative TAGE-like Conditional Branch Predictor
auteur
Pierre Michaud
article
ACM Transactions on Architecture and Code Optimization, Association for Computing Machinery, 2018, 15 (3), pp.1-24. ⟨10.1145/3226098⟩
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01799442/file/halbatage.pdf BibTex

Conference papers

titre
Synergistic Cache Layout For Reuse and Compression
auteur
Biswabandan Panda, André Seznec
article
PACT ’18 – International conference on Parallel Architectures and Compilation Techniques, Nov 2018, Limassol, Cyprus. pp.1-13, ⟨10.1145/3243176.3243178⟩
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01888880/file/PACT18-Biswabandan-2.pdf BibTex
titre
Cost Effective Speculation with the Omnipredictor
auteur
Arthur Perais, André Seznec
article
PACT ’18 – 27th International Conference on Parallel Architectures and Compilation Techniques, Nov 2018, Limassol, Cyprus. ⟨10.1145/3243176.3243208⟩
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01888884/file/main_document.pdf BibTex
titre
Energy-Efficient Memory Mappings based on Partial WCET Analysis and Multi-Retention Time STT-RAM
auteur
Rabab Bouziane, Erven Rohou, Abdoulaye Gamatié
article
RTNS: Real-Time Networks and Systems, Oct 2018, Poitiers, France. pp.148-158, ⟨10.1145/3273905.3273908⟩
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01871320/file/RTNS%2718.pdf BibTex
titre
MLExplain
auteur
Kévin Le Bon, Alan Schmitt
article
OCaml 2018, Sep 2018, Saint Louis, United States. pp.1-4
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-02056392/file/mlexplain.pdf BibTex
titre
ANTAREX: A DSL-based Approach to Adaptively Optimizing and Enforcing Extra-Functional Properties in High Performance Computing
auteur
Cristina Silvano, Giovanni Agosta, Andrea Bartolini, Andrea Beccari, Luca Benini, Loïc Besnard, João Bispo, Radim Cmar, Joao Cardoso, Carlo Cavazzoni, Stefano Cherubin, Davide Gadioli, Martin Golasowski, Imane Lasri, Jan Martinovič, Gianluca Palermo, Pedro Pinto, Erven Rohou, Nico Sanna, Kateřina Slaninová, Emanuele Vitali
article
DSD 2018 – 21st Euromicro Conference on Digital System Design, Aug 2018, Prague, Czech Republic. pp.1-8, ⟨10.1109/DSD.2018.00105⟩
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01890152/file/DSD2018_ANTAREX.pdf BibTex
titre
FITTCHOOSER: A Dynamic Feedback-Based Fittest Optimization Chooser
auteur
Arif Ap, Kévin Le Bon, Byron Hawkins, Erven Rohou
article
HPCS 2018 – 16th International Conference on High Performance Computing & Simulation – Special Session on Compiler Architecture, Design and Optimization, Jul 2018, Orléans, France. pp.1-8
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01808658/file/cado.fc.pdf BibTex
titre
Fine-Grain Iterative Compilation for WCET Estimation
auteur
Isabelle Puaut, Mickaël Dardaillon, Christoph Cullmann, Gernot Gebhard, Steven Derrien
article
WCET 2018 – 18th International Workshop on Worst-Case Execution Time Analysis, Jul 2018, Barcelona, Spain. pp.1-12, ⟨10.4230/OASIcs.WCET.2018.9⟩
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01889944/file/WCET_2018.pdf BibTex
titre
Partial Worst-Case Execution Time Analysis
auteur
Rabab Bouziane, Erven Rohou, Abdoulaye Gamatié
article
ComPAS: Conférence en Parallélisme, Architecture et Système, Jul 2018, Toulouse, France. pp.1-8
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01803006/file/Compas_2018.pdf BibTex
titre
Exploring value prediction with the EVES predictor
auteur
André Seznec
article
CVP-1 2018 – 1st Championship Value Prediction, Jun 2018, Los Angeles, United States. pp.1-6
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01888864/file/CVP1-Final.pdf BibTex
titre
Autotuning and Adaptivity in Energy Efficient HPC Systems: The ANTAREX Toolbox
auteur
Cristina Silvano, Gianluca Palermo, Giovanni Agosta, Amir Ashouri, Davide Gadioli, Stefano Cherubin, Emanuele Vitali, Luca Benini, Andrea Bartolini, Daniele Cesarini, João Cardoso, João Bispo, Pedro Pinto, Riccardo Nobre, Erven Rohou, Loïc Besnard, Imane Lasri, Nico Sanna, Carlo Cavazzoni, Radim Cmar, Jan Martinovič, Kateřina Slaninová, Martin Golasowski, Andrea Beccari, Candida Manelfi
article
CF 2018 – 15th ACM International Conference on Computing Frontiers, May 2018, Ischia, Italy. pp.270-275, ⟨10.1145/3203217.3205338⟩
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01932706/file/CF2018-ok.pdf BibTex
titre
Supporting Runtime Reconfigurable VLIWs Cores Through Dynamic Binary Translation
auteur
Simon Rokicki, Erven Rohou, Steven Derrien
article
DATE 2018 – IEEE/ACM Design, Automation & Test in Europe Conference & Exhibition, Mar 2018, Dresden, Germany. pp.1009-1014, ⟨10.23919/DATE.2018.8342160⟩
Accès au texte intégral et bibtex
https://hal.archives-ouvertes.fr/hal-01653110/file/rokicki_18_hal.pdf BibTex
titre
Using Polyhedral Techniques to Tighten WCET Estimates of Optimized Code: A Case Study with Array Contraction
auteur
Thomas Lefeuvre, Emin Kasnakli, Imen Fassi, Isabelle Puaut, Christoph Cullmann, Steven Derrien, Gernot Gebhard
article
DATE 2018 – Design Automation and Test Europe, Mar 2018, Dresden, Germany. pp.925-930, ⟨10.23919/DATE.2018.8342142⟩
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01815499/file/DATE_2018.pdf BibTex
titre
Qubit Allocation
auteur
Marcos Siraichi, Vinicius Fernandes Dos Santos, Sylvain Collange, Fernando Magno Quintão Pereira
article
CGO 2018 – International Symposium on Code Generation and Optimization, Feb 2018, Vienna, Austria. pp.1-12, ⟨10.1145/3168822⟩
Accès au texte intégral et bibtex
https://hal.archives-ouvertes.fr/hal-01655951/file/Siraichi_QubitAllocation_CGO18.pdf BibTex
titre
Compile-Time Silent-Store Elimination for Energy Efficiency: an Analytic Evaluation for Non-Volatile Cache Memory
auteur
Rabab Bouziane, Erven Rohou, Abdoulaye Gamatié
article
RAPIDO: Rapid Simulation and Performance Evaluation, HiPEAC, Jan 2018, Manchester, United Kingdom. pp.1-8, ⟨10.1145/3180665.3180666⟩
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01660686/file/RAPIDO%2718_paper7_.pdf BibTex

Poster communications

titre
The INRIA ZEP project: NVRAM and Harvesting for Zero Power Computations
auteur
Gautier Berthou, Arnaud Carer, Henri-Pierre Charles, Steven Derrien, Kevin Marquet, Ivan Miro-Panades, Davide Pala, Isabelle Puaut, Fabrice Rastello, Tanguy Risset, Erven Rohou, Guillaume Salagnac, Olivier Sentieys, Bharam Yarahmadi
article
NVMW 2018 – 10th Annual Non-Volatile Memories Workshop, Mar 2018, San Diego, United States. pp.1
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01941766/file/ZEP-NVMW18.pdf BibTex

Theses

titre
Minimising communication costs impact when scheduling real-time applications on multi-core architectures
auteur
Benjamin Rouxel
article
Computer Science [cs]. Université de Rennes 1, 2018. English
Accès au texte intégral et bibtex
https://hal.inria.fr/tel-01945456/file/these.pdf BibTex
titre
Software-level analysis and optimization to mitigate the cost of write operations on non-volatile memories
auteur
Rabab Bouziane
article
Performance [cs.PF]. Université Rennes 1, 2018. English. ⟨NNT : 2018REN1S073⟩
Accès au texte intégral et bibtex
https://tel.archives-ouvertes.fr/tel-02089718/file/BOUZIANE_Rabab.pdf BibTex
titre
Software-level Analysis and Optimization to Mitigate the Cost of Write Operations on Non-Volatile Memories
auteur
Rabab Bouziane
article
Computer Science [cs]. Université de Rennes 1 [UR1], 2018. English
Accès au texte intégral et bibtex
https://hal.inria.fr/tel-01954076/file/merged.pdf BibTex
titre
Ordonnancement temps-réel conscient des caches dans des architectures multi-cœurs : algorithmes et réalisation
auteur
Viet Anh Nguyen
article
Architectures Matérielles [cs.AR]. Université de Rennes 1 [UR1], 2018. Français
Accès au texte intégral et bibtex
https://hal.inria.fr/tel-01933422/file/ThesisNguyen.pdf BibTex

2017

Journal articles

titre
Tightening Contention Delays While Scheduling Parallel Applications on Multi-core Architectures
auteur
Benjamin Rouxel, Steven Derrien, Isabelle Puaut
article
ACM Transactions on Embedded Computing Systems (TECS), ACM, 2017, 16 (5s), pp.1 – 20. ⟨10.1145/3126496⟩
Accès au texte intégral et bibtex
https://hal.archives-ouvertes.fr/hal-01655383/file/TECS_2017_HAL.pdf BibTex
titre
A Band-pass Prefetching : An Effective Prefetch Management Mechanism using Prefetch-fraction Metric in Multi-core Systems
auteur
Aswinkumar Sridharan, Biswabandan Panda, André Seznec
article
ACM Transactions on Architecture and Code Optimization, Association for Computing Machinery, 2017
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01519648/file/Band-passPrefetching_CameraReady.pdf BibTex
titre
Runtime Vectorization Transformations of Binary Code
auteur
Nabil Hallou, Erven Rohou, Philippe Clauss
article
International Journal of Parallel Programming, Springer Verlag, 2017, 8 (6), pp.1536 – 1565. ⟨10.1007/s10766-016-0480-z⟩
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01593216/file/DynamicRevectorizationExtended.pdf BibTex
titre
On the Interactions Between Value Prediction and Compiler Optimizations in the Context of EOLE
auteur
Fernando Endo, Arthur Perais, André Seznec
article
ACM Transactions on Architecture and Code Optimization, Association for Computing Machinery, 2017
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01519869/file/article-7.pdf BibTex
titre
Dynamic and Discrete Cache Insertion Policies for Managing Shared Last Level Caches in Large Multicores
auteur
Aswinkumar Sridharan, André Seznec
article
Journal of Parallel and Distributed Computing, Elsevier, 2017, 106, pp.215-226. ⟨10.1016/j.jpdc.2017.02.004⟩
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01519650/file/procs-template%20%281%29.pdf BibTex

Conference papers

titre
How Could Compile-Time Program Analysis help Leveraging Emerging NVM Features?
auteur
Rabab Bouziane, Erven Rohou, Abdoulaye Gamatié
article
EDiS: Embedded and Distributed Systems, Dec 2017, Oran, Algeria. pp.1-6, ⟨10.1109/EDIS.2017.8284031⟩
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01655195/file/EDIS%2717_paper9.pdf BibTex
titre
Tightening contention delays while scheduling parallel applications on multi-core architectures
auteur
Benjamin Rouxel, Steven Derrien, Isabelle Puaut
article
International Conference on Embedded Software (EMSOFT), 2017, Oct 2017, Seoul, South Korea. pp.20, ⟨10.1145/3126496⟩
Accès au texte intégral et bibtex
https://hal.sorbonne-universite.fr/hal-01590508/file/EMSOFT2017_HAL.pdf BibTex
titre
Simty: generalized SIMT execution on RISC-V
auteur
Sylvain Collange
article
First Workshop on Computer Architecture Research with RISC-V (CARRV 2017), Oct 2017, Boston, United States. pp.6
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01622208/file/collange_simty_carrv17.pdf BibTex
titre
Quantifying WCET reduction of parallel applications by introducing slack time to limit resource contention
auteur
Sebastien Martinez, Damien Hardy, Isabelle Puaut
article
International Conference on Real-Time Networks and Systems (RTNS), 2017, Oct 2017, Grenoble, France. ⟨10.475/123_4⟩
Accès au texte intégral et bibtex
https://hal.sorbonne-universite.fr/hal-01590532/file/RTNS_HAL.pdf BibTex
titre
Implications of Reduced-Precision Computations in HPC: Performance, Energy and Error
auteur
Stefano Cherubin, Giovanni Agosta, Imane Lasri, Erven Rohou, Olivier Sentieys
article
International Conference on Parallel Computing (ParCo), Sep 2017, Bologna, Italy
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01633790/file/ParCo_final.pdf BibTex
titre
Dynamic Function Specialization
auteur
Arif Ali Ap, Erven Rohou
article
International Conference on Embedded Computer Systems: Architectures, MOdeling and Simulation, Jul 2017, Pythagorion, Samos, Greece. pp.8, ⟨10.1109/SAMOS.2017.8344624⟩
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01597880/file/SAMOS_2017.pdf BibTex
titre
The ANTAREX Tool Flow for Monitoring and Autotuning Energy Efficient HPC Systems
auteur
Cristina Silvano, Andrea Bartolini, Andrea Beccari, Candida Manelfi, Carlo Cavazzoni, Davide Gadioli, Erven Rohou, Gianluca Palermo, Giovanni Agosta, Jan Martinovič, João Bispo, João M. P. Cardoso, Jorge Barbosa, Kateřina Slaninová, Luca Benini, Martin Palkovič, Nico Sanna, Pedro Pinto, Radim Cmar, Ricardo Nobre, Stefano Cherubin
article
SAMOS 2017 – International Conference on Embedded Computer Systems: Architecture, Modeling and Simulation, Jul 2017, Pythagorion, Greece
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01615945/file/samos2017.pdf BibTex
titre
The W-SEPT Project: Towards Semantic-Aware WCET Estimation
auteur
Claire Maiza, Pascal Raymond, Catherine Parent-Vigouroux, Armelle Bonenfant, Fabienne Carrier, Hugues Cassé, Philippe Cuenot, Denis Claraz, Nicolas Halbwachs, Erwan Jahier, Hanbing Li, Marianne de Michiel, Vincent Mussot, Isabelle Puaut, Christine Rochange, Erven Rohou, Jordy Ruiz, Pascal Sotin, Wei-Tsun Su
article
17th International Workshop on Worst-Case Execution Time Analysis (WCET 2017), Jun 2017, Dubrovnik, Croatia. pp.13, ⟨10.4230/OASIcs.WCET.2017.9⟩
Accès au texte intégral et bibtex
https://hal.sorbonne-universite.fr/hal-01590442/file/WCET_2017_WSEPT.pdf BibTex
titre
Parcours par liste de chemins : une nouvelle classe de mécanismes de suivi de flot SIMT
auteur
Sylvain Collange, Nicolas Brunie
article
Conférence d’informatique en Parallélisme, Architecture et Système (ComPAS), Jun 2017, Sophia Antipolis, France
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01522901/file/CollangeBrunie_ListesChemins_Compas17.pdf BibTex
titre
STR2RTS: Refactored StreamIT benchmarks into statically analyzable parallel benchmarks for WCET estimation & real-time scheduling
auteur
Benjamin Rouxel, Isabelle Puaut
article
17th International Workshop on Worst-Case Execution Time Analysis (WCET 2017), Jun 2017, Dubrovnik, Croatia. ⟨10.4230/OASIcs.WCET.2017.1⟩
Accès au texte intégral et bibtex
https://hal.sorbonne-universite.fr/hal-01590446/file/WCET_2017_Benjamin.pdf BibTex
titre
Cache-conscious offline real-time task scheduling for multi-core processors
auteur
Viet Anh Nguyen, Damien Hardy, Isabelle Puaut
article
29th Euromicro Conference on Real-Time Systems (ECRTS17), Jun 2017, Dubrovnik, Croatia. ⟨10.4230/LIPIcs.ECRTS.2017.14⟩
Accès au texte intégral et bibtex
https://hal.sorbonne-universite.fr/hal-01590421/file/Nguyen.pdf BibTex
titre
The Heptane Static Worst-Case Execution Time Estimation Tool
auteur
Damien Hardy, Benjamin Rouxel, Isabelle Puaut
article
17th International Workshop on Worst-Case Execution Time Analysis (WCET 2017), Jun 2017, Dubrovnik, Croatia. pp.12, ⟨10.4230/OASIcs.WCET.2017.8⟩
Accès au texte intégral et bibtex
https://hal.sorbonne-universite.fr/hal-01590444/file/WCET_2017_Heptane.pdf BibTex
titre
Hardware-Accelerated Dynamic Binary Translation
auteur
Simon Rokicki, Erven Rohou, Steven Derrien
article
IEEE/ACM Design, Automation & Test in Europe Conference & Exhibition (DATE), Mar 2017, Lausanne, Switzerland
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01423639/file/rokicki_DATE_cr.pdf BibTex
titre
WCET-aware parallelization of model-based applications for multi-cores: The ARGO approach
auteur
Steven Derrien, Isabelle Puaut, Panayiotis Alefragis, Marcus Bednara, Harald Bucher, Clément David, Yann Debray, Umut Durak, Imen Fassi, Christian Ferdinand, Damien Hardy, Angeliki Kritikakou, Gerard Rauwerda, Simon Reder, Martin Sicks, Timo Stripf, Kim Sunesen, Timon ter Braak, Nikolaos Voros, Jürgen Becker
article
Design Automation and Test in Europe (DATE), 2017, Mar 2017, Lausanne, Switzerland. pp.286 – 289, ⟨10.23919/DATE.2017.7927000⟩
Accès au texte intégral et bibtex
https://hal.sorbonne-universite.fr/hal-01590418/file/DATE_final.pdf BibTex
titre
Compile-Time Function Memoization
auteur
Arjun Suresh, Erven Rohou, André Seznec
article
26th International Conference on Compiler Construction, Feb 2017, Austin, United States
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01423811/file/memo.pdf BibTex
titre
Function Call Re-Vectorization
auteur
Rubens Moreira, Sylvain Collange, Fernando Pereira
article
ACM SIGPLAN Symposium on Principles and Practice of Parallel Programming (PPoPP), Feb 2017, Austin, Texas, United States
Accès au texte intégral et bibtex
https://hal.archives-ouvertes.fr/hal-01410186/file/Moreira_CallRevectorization_PPoPP17.pdf BibTex

Reports

titre
Path list traversal: a new class of SIMT flow tracking mechanisms
auteur
Sylvain Collange, Nicolas Brunie
article
[Research Report] RR-9073, Inria Rennes – Bretagne Atlantique. 2017
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01533085/file/RR-9073.pdf BibTex

Theses

titre
Runtime optimization of binary through vectorization transformations
auteur
Nabil Hallou
article
Computer Arithmetic. Université Rennes 1, 2017. English. ⟨NNT : 2017REN1S120⟩
Accès au texte intégral et bibtex
https://tel.archives-ouvertes.fr/tel-01795489/file/HALLOU_Nabil.pdf BibTex
titre
Runtime Optimization of Binary Through Vectorization Transformations
auteur
Nabil Hallou
article
Other [cs.OH]. Université de Rennes 1 [UR1], 2017. English
Accès au texte intégral et bibtex
https://hal.inria.fr/tel-01672263/file/RuntimeOptimizationOfBinaryThroughVectorizationTransformations_Final.pdf BibTex
titre
Revisiting Wide Superscalar Microarchitecture
auteur
Andrea Mondelli
article
Hardware Architecture [cs.AR]. Université Rennes 1, 2017. English. ⟨NNT : 2017REN1S054⟩
Accès au texte intégral et bibtex
https://hal.inria.fr/tel-01597752/file/MONDELLI_Andrea.pdf BibTex

2016

Journal articles

titre
Some mathematical facts about optimal cache replacement
auteur
Pierre Michaud
article
ACM Transactions on Architecture and Code Optimization, Association for Computing Machinery, 2016, 13 (4), ⟨10.1145/3017992⟩
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01411156/file/halopt.pdf BibTex
titre
Storage-Free Memory Dependency Prediction
auteur
Arthur Perais, André Seznec
article
IEEE Computer Architecture Letters, Institute of Electrical and Electronics Engineers, 2016, pp.1 – 4. ⟨10.1109/LCA.2016.2628379⟩
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01396985/file/cal_preprint.pdf BibTex
titre
Yet Another Compressed Cache: a Low Cost Yet Effective Compressed Cache
auteur
Somayeh Sardashti, André Seznec, David A. Wood
article
ACM Transactions on Architecture and Code Optimization, Association for Computing Machinery, 2016, pp.25. ⟨http://taco.acm.org/⟩
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01354248/file/yacc-taco-july%2022-final.pdf BibTex

Conference papers

titre
Dynamic Inter-Thread Vectorization Architecture: extracting DLP from TLP
auteur
Sajith Kalathingal, Sylvain Collange, Bharath Narasimha Swamy, André Seznec
article
International Symposium on Computer Architecture and High-Performance Computing (SBAC-PAD), Oct 2016, Los Angeles, United States
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01356202/file/ditva.pdf BibTex
titre
Register Sharing for Equality Prediction
auteur
Arthur Perais, Fernando A. Endo, André Seznec
article
International Symposium on Microarchitecture, Oct 2016, Taipei, Taiwan
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01354267/file/bare_conf.pdf BibTex
titre
Dictionary Sharing: An Efficient Cache Compression Scheme for Compressed Caches
auteur
Biswabandan Panda, André Seznec
article
MICRO 2016 – 49th Annual IEEE/ACM International Symposium on Microarchitecture, IEEE/ACM, Oct 2016, Taipei, Taiwan
Accès au texte intégral et bibtex
https://hal.archives-ouvertes.fr/hal-01354246/file/MICRO16.pdf BibTex
titre
Loop Optimization in Presence of STT-MRAM Caches: a Study of Performance-Energy Tradeoffs
auteur
Pierre-Yves Péneau, Rabab Bouziane, Abdoulaye Gamatié, Erven Rohou, Florent Bruguier, Gilles Sassatelli, Lionel Torres, Sophiane Senni
article
PATMOS: Power and Timing Modeling, Optimization and Simulation, Sep 2016, Bremen, Germany. pp.162-169, ⟨10.1109/PATMOS.2016.7833682⟩
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01347354/file/NVRAM.pdf BibTex
titre
Parallel floating-point expansions for extended-precision GPU computations
auteur
Sylvain Collange, Mioara Joldes, Jean-Michel Muller, Valentina Popescu
article
The 27th Annual IEEE International Conference on Application-specific Systems, Architectures and Processors (ASAP), Jul 2016, London, United Kingdom
Accès au texte intégral et bibtex
https://hal.archives-ouvertes.fr/hal-01298206/file/Parallel%20FP%20expans.pdf BibTex
titre
Cache-Persistence-Aware Response-Time Analysis for Fixed-Priority Preemptive Systems
auteur
Syed Aftab Rashid, Geoffrey Nelissen, Damien Hardy, Benny Akesson, Isabelle Puaut, Eduardo Tovar
article
28th Euromicro Conference on Real-Time Systems (ECRTS), Jul 2016, Toulouse, France. ⟨10.1109/ECRTS.2016.25⟩
Accès au bibtex
BibTex
titre
Un processeur SIMT généraliste synthétisable
auteur
Sylvain Collange
article
Conférence d’informatique en Parallélisme, Architecture et Système (Compas), Jul 2016, Lorient, France
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01345070/file/Collange_Simty_Compas16.pdf BibTex
titre
Hybrid-JIT : Compilateur JIT Matériel/Logiciel pour les Processeurs VLIW Embarqués
auteur
Simon Rokicki, Erven Rohou, Steven Derrien
article
Conférence d’informatique en Parallélisme, Architecture et Système (Compas), Jul 2016, Lorient, France
Accès au texte intégral et bibtex
https://hal.archives-ouvertes.fr/hal-01345306/file/Compass_16_final.pdf BibTex
titre
Exploring branch predictability limits with the MTAGE+SC predictor *
auteur
André Seznec
article
5th JILP Workshop on Computer Architecture Competitions (JWAC-5): Championship Branch Prediction (CBP-5), Jun 2016, Seoul, South Korea. pp.4
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01354251/file/MutiTage-SC.pdf BibTex
titre
TAGE-SC-L Branch Predictors Again
auteur
André Seznec
article
5th JILP Workshop on Computer Architecture Competitions (JWAC-5): Championship Branch Prediction (CBP-5), Jun 2016, Seoul, South Korea
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01354253/file/CBP2016-TAGE-SC-L%20.pdf BibTex
titre
The ANTAREX Approach to Autotuning and Adaptivity for Energy Efficient HPC Systems
auteur
Cristina Silvano, Giovanni Agosta, Stefano Cherubin, Davide Gadioli, Gianluca Palermo, Andrea Bartolini, Luca Benini, Jan Martinovič, Martin Palkovič, Kateřina Slaninová, João Bispo, João M. P. Cardoso, Rui Abreu, Pedro Pinto, Carlo Cavazzoni, Nico Sanna, Andrea Beccari, Radim Cmar, Erven Rohou
article
ACM International Conference on Computing Frontiers 2016, May 2016, Como, Italy. ⟨10.1145/2903150.2903470⟩
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01341826/file/cf2016.pdf BibTex
titre
Probabilistic WCET estimation in presence of hardware for mitigating the impact of permanent faults
auteur
Damien Hardy, Isabelle Puaut, Yiannakis Sazeides
article
Design, Automation and Test in Europe, Mar 2016, Dresden, Germany
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01259493/file/final.pdf BibTex

Reports

titre
Simty: a Synthesizable General-Purpose SIMT Processor
auteur
Sylvain Collange
article
[Research Report] RR-8944, Inria Rennes Bretagne Atlantique. 2016
Accès au texte intégral et bibtex
https://hal.inria.fr/hal-01351689/file/RR-8944.pdf BibTex

2015

Journal articles

titre
Numerical Reproducibility for the Parallel Reduction on Multi- and Many-Core Architectures
auteur
Sylvain Collange, David Defour, Stef Graillat, Roman Iakymchuk
article
Parallel Computing, Elsevier, 2015, 49, pp.83-97. ⟨10.1016/j.parco.2015.09.001⟩
Accès au texte intégral et bibtex
https://hal-lirmm.ccsd.cnrs.fr/lirmm-01206348/file/superaccumulator.pdf BibTex

Conference papers

titre
Fusion of calling sites
auteur
Douglas Teixeira, Sylvain Collange, Fernando Pereira
article
International Symposium on Computer Architecture and High-Performance Computing (SBAC-PAD), Oct 2015, Florianópolis, Santa Catarina, Brazil. ⟨10.1109/SBAC-PAD.2015.16⟩
Accès au texte intégral et bibtex
https://hal.archives-ouvertes.fr/hal-01410221/file/Teixeira_FusionCallingSites_SBAC15.pdf BibTex

Theses

titre
Increasing the performance of superscalar processors through value prediction
auteur
Arthur Perais
article
Hardware Architecture [cs.AR]. Université Rennes 1, 2015. English. ⟨NNT : 2015REN1S070⟩
Accès au texte intégral et bibtex
https://tel.archives-ouvertes.fr/tel-01235370/file/PERAIS_Arthur.pdf BibTex

2014

Conference papers

titre
Reproducible and Accurate Matrix Multiplication
auteur
Roman Iakymchuk, David Defour, Sylvain Collange, Stef Graillat
article
SCAN: Scientific Computing, Computer Arithmetic and Validated Numerics, Sep 2014, Wurzburg, Germany. pp.126-137, ⟨10.1007/978-3-319-31769-4_11⟩
Accès au texte intégral et bibtex
https://hal.archives-ouvertes.fr/hal-01539180/file/IDCG16.pdf BibTex

 

Comments are closed.