Présentation de l’équipe

L’architecture logicielle est un artefact de conception au croisement de plusieurs points de vue systèmes: il s’agit de logiciel, embarqué sur une architecture matérielle, connecté à l’environnement physique au moyen de capteurs et d’actuateurs. Le temps se perçoit de manière différente depuis chacun de ses points d’observation: il est discret et événementiel dans le logiciel, discret et temporisé (périodique, multi-périodique) dans le matériel, continu en physique. De plus, les langages de modélisation et de programmation usuellement utilisé pour spécifier les composants logiciels, matériels et physiques d’un système altèrent significativement cette perception du temps.  Habituellement, la représentation, le calcul, la mesure du temps est spécifique à un point de vue, à la résolution d’un problème de conception particulier: la simulation, le profilage, la controlabilité, l’analyse de performances, d’ordonnançabilité, la parallélisation, ou le prototypage virtuel.  Le but du projet TEA (temps, événements et architectures) est de définir un cadre sémantique et analytique permettant de raisonner  sur le temps, la composition, l’intégration dans les systémes cyber-physiques pour ensuite mettre en pratique ces résultats en revisitant l’état de l’art en analyse, en vérification et en synthèse, mettant à profit la compositionalité obtenue.

Thèmes de recherche

Le temps dans la conception d’un système

• Algèbres et calculs pour modéliser le temps de domaines logiques, discrets et continus
• Relations d’abstraction et de raffinement entre domaines de temps
• Thèorie des types par rafinnement, systèmes de modules, algèbres de contrats et d’interfaces
• Verification de propriétés temporelles quantitative et synthèse (e.g. d’ordonnanceurs)
• Raisonnement logique et quantitatif (SAT/SMT) pour l’analyse, la vérification, la synthèse
• Interpretation abstraite, inférence de types, analyse statique, vérification, preuve
• Synthèse de controleur et d’ordonnanceurs

Outil d’aide à la conception

 

• ADFG: A versatile scheduler analysis and synthesis tool for SDF/CSDF implementing abstraction-refinement: ADFG
• Polychrony on Polarsys: an Eclipse IWG Polarsys project for polychronous modeling, analysis and code generation

Relations internationales et industrielles

Projects et collaborations

• Inria-MERCE (Mitsubishi R&D Europe) framework program (2018+)
• CSC Doctoral Scholarship with ECNU (2017-2020)
• Inria-DGA Doctoral grant (2017-2020)
• Inria-MSR Doctoral grant (2018-2020)

Collaborations internationales

• Inria International Chair, Rajesh Gupta, UCSD (2017-2022)
• Associate project COMPOSITE with UC San Diego, MESL (2017-2020)
• Associate project CONVEX with ISCAS, Beihang, Nanhang and Nankai Universisties (2018-2021)

Collaborations nationales

    •  Inria projects PROSECCO, CELTIQUE, PACAP, SUMO

Projects et collaborations passées

    •  Networks of excellence Artist, Artist 2, Artist Design (2000-2009)
    •  NSF-INRIA project BALBOA (2002-2009)
    •  DGE project TOPCASED (2005-2010)
    •  ANR project OPENEMBEDD (2006-2008, coordinator)
    •  IST project SPEEDS (2007)
    •  EADS Foundation grant (2006-2009)
    •  ANR project SPACIFY (2007-2010)
    •  ANR project FotoVP (2008-2010)
    •  Artemisia project CESAR (2009-2011)
    •  ITEA2 project OPEES (2010-2012)
    •  ANR project Verisync (2010-2014)
    •  INRIA associate project POLYCORE (2011-2013)
    •  Regional project VeriGALS (2011-2014)
    •  CORAC project CORAIL (2014-2017)
    •  FUI project P (2011-2015)
    •  Applied Science and Technology Research Institute (2015-2016)
    •  IIT Kanpur, India, INRIA International Partner
    •  The Embedded Systems Group at TU Kaiserslautern (2012-2015)
    •  The SAE committee for AADL (2012-2016)
    •  The Fermat Laboratory at Virginia Tech (2003-2015)

    •  ANR project FEEVER (2014-2017)
    •  Toyota Info-Technology Centre, Mountain View, CA (2014-2017)
    •  US Air Force Office for Scientific Research (2013-2017)